MC68040 mit Kühlkörper von der A3640

Der Motorola 68040 ist ein 32-Bit-Mikroprozessor des Unternehmens Motorola. Er verfügt in der vollwertigen Version (68040 ohne EC oder LC) über zwei integrierte MMUs (gemäß der Harvard-Architektur) und eine zum Motorola 68881/68882 fast vollständig kompatible FPU, sowie einem Level-1-Cache von 4 KB für jeweils Daten und Instruktionen. Damit leistet der Prozessor im Integer-Bereich etwa doppelt so viel, wie ein gleich getakteter Motorola 68030. Die integrierte FPU ist mehr als doppelt so effizient wie ein Motorola 68882. Sie folgt dabei dem IEEE 754 Floating Point Standard und beinhaltet keine Logik für trigonometrische Funktionen - diese müssen in Software nachgebildet werden.

die diversen Masken-Version und auch Fakes sind auf der →Extra-Seite beschrieben.

Amiga 500

A1200

A2000

A3000

A4000

Größe CPU 68040 Keramik-PGA :
46,74min bis 47,75max im Quadrat(mm), Dicke des Korpus 3mm

• Kühlkörper quadratisch B/L/H = 47 x 47 x ca.30?
• die längliche Version B/L/H = 47 x ? x ca. 10?

http://www.freescale.com/webapp/sps/site/prod_summary.jsp?code=MC68040

The MC68040, MC68040V, MC68LC040, and MC68EC040 are Freescale Semiconductor's (formerly Motorola, Inc., Semiconductor Products Sector) fourth generation of M68000-compatible, high-performance, 32-bit microprocessors. All four devices are virtual memory microprocessors employing multiple concurrent execution units and a highly integrated architecture that provides very high performance. They integrate an MC68030-compatible integer unit (IU) and two independent caches. The MC68040, MC68040V, and MC68LC040 contain dual, independent, demand-paged memory management units (MMUs) for instruction and data stream accesses and independent, 4-Kbyte instruction and data caches. The MC68040 contains an MC68881/MC68882-compatible floating-point unit (FPU). The use of multiple independent execution pipelines, multiple internal buses, and a full internal Harvard architecture, including separate physical caches for both instruction and data accesses, achieves a high degree of instruction execution parallelism on all three processors. The on-chip bus snoop logic, which directly supports cache coherency in multimaster applications, enhances cache functionality. Features

• On-Chip Floating Point Support (Full 040)
• On-Chip Memory Management Unit
• (Full 040, LC040, and 040V)
• Internal Harvard Architecture
• 4K Instruction and Data Caches
• Burst Memory Interface
• 44 MIPS @ 40 MHz
• Available in 25, 33, and 40 MHz (Full 040 and 040V)
• Available in 20, 25, 33, and 40 MHz (LC040 and EC040)
• MC68040V is a Low Power (3.3V) Version of MC68LC040

• http://de.wikipedia.org/wiki/Motorola_68040
• http://www.cpu-world.com/CPUs/68040/
• Bilder zu den Versionen: http://www.cpu-collection.de/?tn=1&l0=cl&l1=68040