Ein Single Inline Memory Module (kurz SIMM) (engl. für: einzelreihiger Speicherbaustein) ist eine Bauform von Speichermodulen, die vorwiegend für den Einsatz als Arbeitsspeicher in Computern entwickelt wurde. SIMMs wurden für den Einsatz mit Fast Page Mode DRAM (FPM) und später auch Extended Data Output RAM (EDO-RAM) gebaut und kommen heute nur noch in Geräten wie Druckern oder Cisco-Routern zum Einsatz. Gegenüber den bei Homecomputern und auch bei 80286- und 80386-Systemen weit verbreiteten einzelnen Speicherchips erlauben SIMMs eine erheblich vereinfachte Montage, weniger Platzbedarf, höhere Betriebssicherheit und geringere Kosten. In späteren 80386-Systemen und vor allem in 80486-Systemen sind SIMMs weit verbreitet. Im PC wurden sie seit ca. 1993 durch PS/2-SIMM-Module verdrängt. Der Übergang erfolgte in den späten 80486-Systemen. Auf Hauptplatinen aus der Übergangszeit finden sich teilweise sowohl vier SIMM-Steckplätze als auch zwei oder drei PS/2-SIMM-Steckplätze. Die letzten 80486-Hauptplatinen besitzen nur noch zwei bis vier PS/2-SIMM-Steckplätze.
Single Inline Memory Module kommen in drei Arten vor:
30-polige SIM- und SIPP-Module sind in 256-kB-, 1-MB- und 4-MB-Varianten üblich, 16-MB-Varianten sind wegen ihres damals hohen Preises kaum verbreitet. Die 72-poligen PS/2-SIMMs gibt es in Größen zwischen 1 MB und 128 MB pro Modul, wobei die Größen 4 MB, 8 MB, 16 MB und 32 MB am weitesten verbreitet sind.
Standard sizes: 256 KB, 1 MB, 4 MB, 16 MB
30-pin SIMMS have 12 address lines, which can provide a total of 24 address bits. With an 8 bit data width, this leads to an absolute maximum capacity of 16 MB for both parity and non-parity modules (the additional redundancy bit chip usually does not contribute to the usable capacity).
Pin # | Name | Signal Description | Pin # | Name | Signal Description | |
---|---|---|---|---|---|---|
1 | VCC | +5 VDC | 16 | DQ4 | Data 4 | |
2 | /CAS | Column Address Strobe | 17 | A8 | Address 8 | |
3 | DQ0 | Data 0 | 18 | A9 | Address 9 | |
4 | A0 | Address 0 | 19 | A10 | Address 10 | |
5 | A1 | Address 1 | 20 | DQ5 | Data 5 | |
6 | DQ1 | Data 1 | 21 | /WE | Write Enable | |
7 | A2 | Address 2 | 22 | VSS | Ground | |
8 | A3 | Address 3 | 23 | DQ6 | Data 6 | |
9 | VSS | Ground | 24 | A11 | Address 11 | |
10 | DQ2 | Data 2 | 25 | DQ7 | Data 7 | |
11 | A4 | Address 4 | 26 | QP* | Data parity out | |
12 | A5 | Address 5 | 27 | /RAS | Row Address Strobe | |
13 | DQ3 | Data 3 | 28 | /CASP* | Parity Column Address Strobe | |
14 | A6 | Address 6 | 29 | DP* | Data parity in | |
15 | A7 | Address 7 | 30 | VCC | +5 VDC |
* Pins 26, 28 and 29 are not connected on non-parity SIMMs.
Standard sizes: 1 MB, 2 MB, 4 MB, 8 MB, 16 MB, 32 MB, 64 MB, 128 MB (the standard also defines 3.3 V modules with additional address lines and up to 2 GB)
With 12 address lines, which can provide a total of 24 address bits, two ranks of chips, and 32 bit data output, the absolute maximum capacity is 227 = 128 MB.
5 V 72-pin SIMM Memory Module
Pin # | Name | Signal Description | Pin # | Name | Signal Description | |
---|---|---|---|---|---|---|
1 | VSS | Ground | 37 | MDP1* | Data Parity 1 (MD8..15) | |
2 | MD0 | Data 0 | 38 | MDP3* | Data Parity 3 (MD24..31) | |
3 | MD16 | Data 16 | 39 | VSS | Ground | |
4 | MD1 | Data 1 | 40 | /CAS0 | Column Address Strobe 0 | |
5 | MD17 | Data 17 | 41 | /CAS2 | Column Address Strobe 2 | |
6 | MD2 | Data 2 | 42 | /CAS3 | Column Address Strobe 3 | |
7 | MD18 | Data 18 | 43 | /CAS1 | Column Address Strobe 1 | |
8 | MD3 | Data 3 | 44 | /RAS0 | Row Address Strobe 0 | |
9 | MD19 | Data 19 | 45 | /RAS1† | Row Address Strobe 1 | |
10 | VCC | +5 VDC | 46 | NC | Not Connected | |
11 | NU [PD5#] | Not Used [Presence Detect 5 (3v3)] | 47 | /WE | Read/Write Enable | |
12 | MA0 | Address 0 | 48 | NC [/ECC#] | Not Connected [ECC presence (if grounded) (3v3)] | |
13 | MA1 | Address 1 | 49 | MD8 | Data 8 | |
14 | MA2 | Address 2 | 50 | MD24 | Data 24 | |
15 | MA3 | Address 3 | 51 | MD9 | Data 9 | |
16 | MA4 | Address 4 | 52 | MD25 | Data 25 | |
17 | MA5 | Address 5 | 53 | MD10 | Data 10 | |
18 | MA6 | Address 6 | 54 | MD26 | Data 26 | |
19 | MA10 | Address 10 | 55 | MD11 | Data 11 | |
20 | MD4 | Data 4 | 56 | MD27 | Data 27 | |
21 | MD20 | Data 20 | 57 | MD12 | Data 12 | |
22 | MD5 | Data 5 | 58 | MD28 | Data 28 | |
23 | MD21 | Data 21 | 59 | VCC | +5 VDC | |
24 | MD6 | Data 6 | 60 | MD29 | Data 29 | |
25 | MD22 | Data 22 | 61 | MD13 | Data 13 | |
26 | MD7 | Data 7 | 62 | MD30 | Data 30 | |
27 | MD23 | Data 23 | 63 | MD14 | Data 14 | |
28 | MA7 | Address 7 | 64 | MD31 | Data 31 | |
29 | MA11 | Address 11 | 65 | MD15 | Data 15 | |
30 | VCC | +5 VDC | 66 | NC [/EDO#] | Not Connected [EDO presence (if grounded) (3v3)] | |
31 | MA8 | Address 8 | 67 | PD1x | Presence Detect 1 | |
32 | MA9 | Address 9 | 68 | PD2x | Presence Detect 2 | |
33 | /RAS3† | Row Address Strobe 3 | 69 | PD3x | Presence Detect 3 | |
34 | /RAS2 | Row Address Strobe 2 | 70 | PD4x | Presence Detect 4 | |
35 | MDP2* | Data Parity 2 (MD16..23) | 71 | NC [PD (ref)#] | Not Connected [Presence Detect (ref) (3v3)] | |
36 | MDP0* | Data Parity 0 (MD0..7) | 72 | VSS | Ground |
* Pins 35, 36, 37 and 38 are not connected on non-parity SIMMs.
†/RAS1 and /RAS3 are only used on two-rank SIMMS: 2, 8, 32, and 128 MB.
# These lines are only defined on 3.3V modules.
x Presence Detect signals are detailed in JEDEC Standard.
Typ | Commo-Nr. | C= Bezeichnung | C= Info | Form | Editors Info | |
---|---|---|---|---|---|---|
A | -01 | |||||
B | -01 |
Vorkommen | Anzahl | Typ | Position | Bemerkung |
---|---|---|---|---|
A4000 | 5 | ? | U, | - |
A4000-CR | 5 | ? | U850-853, | - |
A4000-T | 4 | ? | U, | - |
und auf diveren Speicher-, Kontroller- und Prozessor-Karten
Typ | Erweiterung |
---|---|
30pol | … |
64pol | GVP… |
72pol | … |
Hinweis: mit Absicht habe ich die obigen Infos aus der PC-Welt stehen gelassen. Geben sie doch einen Hinweis, wo man nach solche Module auch und gerade suchen kann.